(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-90520

(43)公開日 平成5年(1993)4月9日


(51)Int.Cl. ⁵ H 0 1 L	27/092 27/06	識別記号	庁内整理番号	F I		技術表示箇所				
			7342-4M	H 0 1 L		3 2	2 1	Н		
	1		7342-4M		27/ 06	3	_	В		
	;		7342-4M					С		
				;	審査請求	未請求	救	頃の数	文1(全	7 頁)
(21)出願番号	3	特顯平3-274614		(71)出願人	0000039	97				
	1				日産自動	加車株式会社	_			
(22)出願日	i	平成 3年(1991) 9月26日			神奈川県	具横浜市神奈		宝宝	丁2番地	
	1			(72)発明者	村上 羌	<u> </u>				
						具横浜市神奈 k式会社内	\$) [区宝田	了2番地	日産
:	İ			(74)代理人	弁理士	永井 冬紅	2			
	1									
	:									
	!									
	;									
	1									
	; ,									

(54)【発明の名称】 半導体保護装置

(57)【要約】

【目的】 異常電圧に起因する電流の大部分を既知の特性を有する第2の保護回路へ流すことで、異常電圧印加による素子自体の破壊を防止することができる半導体保護装置を提供する。

【構成】 CMOSトランジスタ、電源端子VoD、接地端子Vss および入出力用外部端子を備えた半導体装置に対し、前記外部端子に異常電圧が印加されたときにCMOSトランジスタの破壊を防止するための半導体保護装置において、電源端子VDDと接地端子Vssとの間に設けられ、CMOSトランジスタ内に形成される寄生素子27~29、36、40より低い電圧でブレークダウンするダイオード57と、電源端子VDDと接地端子Vssとの間に設けられ、ダイオード57のブレークダウン電圧でターンオンするバイボーラトランジスタ58とを設けた。



【特許請求の範囲】

【請求項1】 外部端子と、

該外部端子に接続され第1導電形の半導体基板表面に形成されたCMOSトランジスタとを有する半導体保護装置において、

前記半導体基板表面に形成された第2導電形の第1の領域と、

少なくとも前記第1の領域表面に形成された第2の領域 と、

該第2の領域の底面もしくは側面に接し、前記第2の領 10 域と反対の導電形を有する第3の領域とを有し、前記第2の領域と第3の領域とから構成され、前記CMOSトランジスタに形成される寄生素子より低い電圧でブレークダウンするダイオードと、

前記半導体基板をコレクタ、前記第1の領域をベース、前記第1の領域表面に形成された第1導電形の第4の領域をエミッタとして構成され、電源端子および接地端子間に接続されると共に前記第1の領域および前記第4の領域は同電位とされ、前記ダイオードのブレークダウンに基づきターンオンする縦型バイボーラトランジスタと 20を有することを特徴とする半導体保護装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ESD (Electro-Static Discharge)等のサージによる破壊等からCMOSトランジスタを保護するための半導体保護装置に関する。 【0002】

【従来の技術】図6および図7は、入力保護回路として 2個のダイオードを利用したCMOSトランジスタから なる従来の半導体装置を示すもので、図6は装置の断面 30 図、図7は各種寄生素子を含んだ等価回路である。図6 において、半導体回路の電源端子および接地端子を VDD、VSSで表している。

【0003】図6で示されるように、入力保護回路を有する半導体装置はN型半導体基板11上に一体に形成されており、17、18はそれぞれ入力保護回路を構成するプルアップ、プルダウンダイオード、20、30はそれぞれCMOSFET (相補型金属酸化膜電界効果トランジスタ)を構成するNMOSFETおよびPMOSFETである。

【0004】プルアップダイオード17は、N型半導体基板11の表面に高濃度P型拡散領域13を形成することでこの基板11上に形成されている。プルダウンダイオード18は、N型半導体基板11上に第1のP型ウェル領域12を形成し、この第1のP型ウェル領域12の表面に高濃度N型拡散領域14を形成することでダイオード17と同一基板上に形成されている。

【0005】ダイオード17のカソードを構成するN型 半導体基板11は、その表面に形成された高濃度N型拡 散領域(基板コンタクト領域)16を介して電源端子V DDに接続され、ダイオード17のアノードを構成する高 濃度P型拡散領域13は入力端子に接続されている。一 方、ダイオード18のカソードを構成する高濃度N型拡 散領域14は入力端子に接続され、ダイオード18のア ノードを構成する第1のP型ウェル領域12は、その表 面に形成された高濃度P型拡散領域(Pウェル領域コン タクト領域)15を介して接地端子Vssに接続されてい る。

【0006】入力保護回路を構成するダイオード17、 18は入力にESD等の過電圧が印加された際にCMO SFETのゲート酸化膜に過電圧が加わらないように、 電圧をクランプすることで入力保護回路として機能して いるものである。

【0007】N型半導体基板11には、これらダイオード17、18に近接してCMOSFETが形成されている。すなわち、N型半導体基板11上には、第1のP型ウェル領域12の近傍に第2のP型ウェル領域21が形成されており、この第2のP型ウェル領域の表面には所定間隔を置いて2つの高濃度N型拡散領域23、24が形成されている。そして、高濃度N型拡散領域23、24をそれぞれソース領域、ドレイン領域とし、それらの間にゲート酸化膜26を介して入力端子に接続されたゲート電極25が設けられたNMOSFET20が形成されている。第2のP型ウェル領域21は、その表面に形成された高濃度P型拡散領域22を介して接地端子Vssに接続されている。

【0008】同様に、N型半導体基板11上には、所定間隔を置いて2つの高濃度P型拡散領域31、32が形成されており、高濃度拡散領域31、32をそれぞれドレイン領域、ソース領域とし、それらの間にゲート酸化膜35を介して入力端子に接続したPMOSFET30 用ゲート電極34が設けられたPMOSFET30が形成されている。

【0009】NMOSFET20のドレイン領域24とPMOSFET30のドレイン領域31とは次段回路の入力端子(入力ゲート)に共通に接続されている。さらに、PMOSFET30近傍のN型半導体基板11は、高濃度N型拡散領域(基板コンタクト領域)33を介して電源端子VpDに接続されている。

0 【0010】37、39はそれぞれ層間絶縁膜、フィールド酸化膜であり、38は各素子を電気的に接続するためのアルミニウム等からなる金属配線である。

【0011】図6に示す回路には、上述の素子に付随して各種の寄生素子が同時に形成されている。具体的には、NMOSFET20のソース領域23、ドレイン領域24および第2のP型ウェル領域21(基板コンタクト領域22)をそれぞれエミッタ、コレクタおよびベースとする寄生横型NPNトランジスタ27が、NMOSFET20のソース領域23、第2のP型ウェル領域21およびN型半導体基板11をそれぞれエミッタ、ベー

スおよびコレクタとする寄生縦型NPNトランジスタ2 8がそれぞれ付随的に形成されている。また、PMOS FET30のソース領域32、ドレイン領域31および N型半導体基板 1 1 をそれぞれエミッタ、コレクタおよ びベースとする寄生横型PNPトランジスタ36が付随 的に形成されている。さらに、NMOSFET20のド レイン領域24と第2のP型ウェル領域21とにより寄 生ダイオード29が、PMOSFET30のドレイン領 域31とN型半導体基板11とにより寄生ダイオード4 0が付随的に形成されている。

【0012】一方、図8は出力保護回路を備えたCMO SFETからなる従来の半導体装置を示す断面図であ り、図9はその等価回路である。

【0013】N型半導体基板71上にはP型ウェル領域 72が形成されており、このP型ウェル領域72の表面 には所定間隔を置いて2つの高濃度N型拡散領域74、 75が形成されている。そして、高濃度N型拡散領域7 4、75をそれぞれソース領域、ドレイン領域とし、そ れらの間にゲート酸化膜90を介してゲート入力端子に 接続されたゲート電極76が設けられたNMOSFET 20 77が形成されている。P型ウェル領域72は、その表 面に形成された高濃度P型拡散領域73を介して接地端 子Vssに接続されている。

【0014】また、N型半導体基板71上には所定間隔 を置いて2つの高濃度P型拡散領域79、80が形成さ れており、高濃度拡散領域79、80をそれぞれソース 領域、ドレイン領域とし、それらの間にゲート酸化膜9 1を介してゲート入力端子に接続されたゲート電極81 が設けられたPMOSFET82が形成されている。N MOSFET77のドレイン領域75とPMOSFET 30 82のドレイン領域80とは出力端子に共通に接続され ている。さらに、PMOSFET82近傍のN型半導体 基板71は、高濃度N型拡散領域(基板コンタクト領 域) 78を介して電源端子Vooに接続されている。

【0015】図8に示す回路にも、各素子に付随して各 種の寄生素子が同時に形成されている。具体的には、N MOSFET77のソース領域74、ドレイン領域75 およびP型ウェル領域72(基板コンタクト領域73) をそれぞれエミッタ、コレクタおよびベースとする寄生 横型NPNトランジスタ83が、NMOSFET77の 40 ソース領域74、P型ウェル領域72およびN型半導体 基板71をそれぞれエミッタ、ベースおよびコレクタと する寄生縦型NPNトランジスタ84がそれぞれ付随的 に形成されている。また、PMOSFET82のソース 領域79、ドレイン領域80およびN型半導体基板71 をそれぞれエミッタ、コレクタおよびベースとする寄生 横型 PNPトランジスタ85が付随的に形成されてい る。さらに、NMOSFET77のドレイン領域75と P型ウェル領域72とにより寄生ダイオード86が、P MOSFET82のドレイン領域80とN型半導体基板 50 からターンオンしたNMOSFET20を通って接地端

71とにより寄生ダイオード87がそれぞれ付随的に形 成されている。

[0016]

【発明が解決しようとする課題】しかしながら、上述し た従来の入力保護回路もしくは出力保護回路を有する半 導体回路にあっては、ESD等のサージが入力端子もし くは出力端子から与えられた場合、入力保護回路もしく は出力保護回路以外に半導体回路に寄生した寄生素子に も過剰の電流が流れることになる。この場合、半導体回 路の各素子の特性によっては一部の寄生素子にサージ電 流が集中し、半導体回路自体を破壊する可能性がある、 という問題があった。以下、サージ電圧に起因するサー ジ電流の経路について図7および図9の等価回路を参照 して説明する。

【0017】図7に等価回路で示す回路の入力-電源端 子Voo間に入力端子から負のサージ電圧が印加された場 合、半導体回路内のサージ電流の経路としては、プルア ップダイオード17のブレークダウン電流として電源端 子(VDD)側から入力端子側へ流れる経路以外に、寄生 素子に起因する以下の2つの経路が考えられる。1つの 経路は、サージ電圧印加によりCMOSFETを構成す るPMOSFET30がターンオンすることで寄生横型 NPNトランジスタ27がブレークダウンし、これら電 源端子VDD、PMOSFET30およびトランジスタ2 7を通して接地端子Vss にブレークダウン電流が流れ、 さらに接地側ダイオード18を通して入力端子へ流出す る経路である。他の経路は、寄生ラテラルNPNトラン ジスタ27とほぼ同時に寄生バーティカルNPNトラン ジスタ28がターンオンし、電源端子Voo、トランジス タ28および接地側ダイオード18を通して入力端子側 へ流れる経路である。

【0018】ここで、寄生ラテラルNPNトランジスタ 27および寄生縦型NPNトランジスタ28のエミッタ は内部回路であるので有効面積(電流の流出入面積)が 小さく、さらにゲート電極25近傍の拡散層23のエッ ジには電流が集中し易いので、これらの流出入経路を流 れるサージ電流の大きさによっては、破壊しやすいとい う問題点がある。

【0019】一方、図7の回路の入力ー接地端子Vss間 に入力端子から正のサージ電圧が印加された場合、半導 体回路内のサージ電流の経路としては、接地側ダイオー ド18のブレークダウン電流として入力端子側から接地 端子(Vss)側へ流れる経路以外に以下の経路がある。 すなわち、サージ電圧の印加によりダイオード18のブ レークダウンと同時にNMOSFET20がターンオン: し、寄生トランジスタ36がブレークダウンする。この トランジスタ36のブレークダウンにより、サージ電圧 が入力端子からダイオード17を通って電源端子Vooへ 流れ、さらにブレークダウンした寄生トランジスタ36

子Vssへと流れる経路である。この場合、寄生PNPトランジスタ36はその耐圧が高いため、この経路を流れるサージ電流はダイオード18のブレークダウンによるサージ電流に比し無視できる量である。従ってサージ電流の大部分がプルダウンダイオード18のブレークダウン電流として流れるため、ダイオード18が破壊しやすくなる。

【0020】次に、図9に等価回路で示す回路の出力ー電源端子(VDD)間に出力から負のサージ電圧が印加された場合、寄生ダイオード87、すなわち寄生横型PNPトランジスタ85がブレークダウンし、ブレークダウン電流として出力端子側に流出する。この場合、PNPトランジスタ85の耐圧は高く、2次降伏も起こさないため、電源端子(VDD)から寄生縦型NPNトランジスタ84、寄生ダイオード86を通って出力端子へ流れる電流の経路はない。従って、寄生横型PNPトランジスタ85にのみサージ電流が集中するので、図9に示す回路によっても、高いサージ耐量を得ることが困難となる。

【0021】以上述べたように、従来の入出力回路に対する保護装置では、寄生素子の一部に集中的にサージ電流が流れて素子自体を破壊するおそれがあった。

【0022】本発明の目的は、異常電圧に起因する電流の大部分を電源端子(VDD),接地端子(VSS)間に形成された既知の特性を有する第2の保護回路へ流すことで、異常電圧印加による素子自体の破壊を防止することができる半導体保護装置を提供することにある。

[0023]

【課題を解決するための手段】―実施例を示す図1およ び図2により説明すると、本発明は、外部端子と、該外 部端子に接続され第1導電形の半導体基板11表面に形 成されたCMOSトランジスタ20、30とを有する半 導体保護装置において、前記半導体基板11表面に形成 された第2導電形の第1の領域52と、少なくとも前記 第1の領域52表面に形成された第2の領域55と、該 第2の領域55の底面もしくは側面に接し、前記第2の 領域55と反対の導電形を有する第3の領域56とを有 し、前記第2の領域55と第3の領域56とから構成さ れ、前記СMOSトランジスタに形成される寄生素子よ り低い電圧でブレークダウンするダイオード57と、前 記半導体基板11をコレクタ、前記第1の領域52をベ ース、前記第1の領域表面に形成された第1導電形の第 4の領域53をエミッタとして構成され、電源端子VDD および接地端子Vss間に接続されると共に前記第1の領 域52および前記第4の領域53は同電位とされ、前記 ダイオードのブレークダウンに基づきターンオンする縦 型バイポーラトランジスタ58とを有することを特徴と する。

[0024]

【作用】サージ電圧等の異常電圧が外部端子と電源端子

間または外部端子と接地端子間に印加されると、電源端子Vodと接地端子Vss間に設けられた第2および第3の領域からなるダイオード57がCMOSトランジスタ内に形成される寄生素子27~29、36、40よりも先にブレークダウンする。そして、ダイオード57を介して第1の領域52に電流がながれ、第1の領域52をベースとする縦型バイポーラトランジスタ58がターンオンする。これにより異常電圧に起因する電流の大部分はCMOSトランジスタを経ることなく流出する。

【0025】なお、本発明の構成を説明する上記課題を 解決するための手段と作用の項では、本発明を分かり易 くするために実施例の図を用いたが、これにより本発明 が実施例に限定されるものではない。

[0026]

【実施例】-第1実施例-

図1〜図3は、本発明による半導体保護装置の第1実施例が適用された半導体装置を示す図であって、図1および図2は断面図、図3はその等価回路図である。図1および図2は切断線A-A'を介して連続する図である。なお、本実施例は、図6に示す入力保護回路および半導体回路に付設されたものであり、従って、同一の構成要

素については同一の符号を付し、その説明を簡略化す

【0027】図1および図2において、N型半導体基板11の表面にはP型ウェル領域52が形成され、P型ウェル領域52の表面には、所定距離を置いて高濃度N型拡散領域53と高濃度P型拡散領域(Pウェル領域コンタクト領域)54とが形成されている。これら高濃度N型拡散領域53および高濃度P型拡散領域54は共に接地端子Vssに接続されている。そして、高濃度N型拡散領域53、P型ウェル領域52およびN型基板11により、これらをそれぞれエミッタ、ベースおよびコレクタとするバーティカルNPNトランジスタ58が形成されている。

【0028】トランジスタ58のベースと接地端子VssとはP型ウェル領域52中の寄生抵抗Rを介して接続されている。この寄生抵抗はベース抵抗であり、バーティカルNPNトランジスタ58をターンオンしやすくするために意図的に設けられている。ベース抵抗Rの抵抗値はN型拡散領域53、P型拡散領域54の距離およびP型ウェル領域52の不純物濃度で定まり、後述のツェナーダイオード57のブレークダウン電流、ひいてはバーティカルNPNトランジスタ58の駆動電流を決める。

【0029】N型半導体基板11とP型ウェル領域52 との間には、これらの表面にまたがるように高濃度N型 拡散領域55が形成されている。この高濃度N型拡散領 域55には電源端子VDDを介して電源電圧が印加されて いる。さらに、P型ウェル領域52に接する高濃度N型 拡散領域55の底部もしくは側部には高濃度P型拡散領 域56が形成されており、これら高濃度N型拡散領域55と高濃度P型拡散領域56とでツェナーダイオード57が構成されている。このツェナーダイオード57は、そのブレークダウン電圧が各種ダイオード17、18、29、40または各種寄生バイポーラトランジスタ27、28、36の耐圧より小さくなるように、拡散領域55、56の不純物濃度等が設定されている。

【0030】なお、請求の範囲と実施例との対応において、N型半導体基板11は第一導電型の半導体基板を、寄生横型NPNトランジスタ27、寄生縦型NPNトラ 10ンジスタ28、寄生ダイオード29、寄生横型PNPトランジスタ36および寄生ダイオード40は寄生素子を、ダイオード17、18は第1の保護回路を、ツェナーダイオード57はダイオードを、バーティカルNPNトランジスタ58はバイポーラトランジスタをそれぞれ構成している。

【0031】次に、図3を参照して、本実施例の半導体保護装置の動作について説明する。図3の入力回路の入力一電源端子(Vpp)間に入力から負のサージ電圧が印加された場合、上述のようにツェナーダイオード57の20ブレークダウン電圧は各種ダイオード17、18、40、29等または各種寄生バイボーラトランジスタ27、36、28等の耐圧よりも小さく設定されているので、まず最初にツェナーダイオード57がブレークダウンする。このブレークダウン電流は抵抗R、ダイオード17を通って入力端子へ流れる。同時に、バーティカルNPNトランジスタ58がターンオンする。従って、サージ電流は電源端子VppからバーティカルNPNトランジスタ58がターンオンする。従って、サージ電流は電源端子VppからバーティカルNPNトランジスタ58、ダイオー30ド18を通って入力端子へ流れる。

【0032】また、サージ電流の大きさによっては、電源端子Vppからダイオード17を通って入力端子に流れる経路と、電源端子VppからターンオンしたPMOSFET30、ブレークダウンした寄生ラテラルNPNトランジスタ27およびダイオード18を通って入力端子へ流れる経路と、電源端子Vppから寄生NPNトランジスタ28、接地側ダイオード18を通って入力端子へ流れる経路とがあるが、いずれにせよ大部分のサージ電流がトランジスタ58とダイオード18を通って入力端子へ、40流れてしまうので、寄生素子の破壊を防止することができる。

【0033】-第1実施例の変形例-

図4は、図8で示される出力回路に本発明の第1実施例を適用した例を示す等価回路図である。なお、半導体回路の構成は図1および図2と実質的に同一であるのでそれらの説明は省略する。また、図8と同一の茶子については同一の符号を付している。

【0034】このような図4の出力回路の出力-電源端 子(VDD)間に出力から負のサージ電圧が印加された場 50

合、上述の第1実施例と同様に、ツェナーダイオード57のブレークダウン電圧は他のダイオードおよびトランジスタの耐圧よりも小さく設定されているので、まず最初にツェナーダイオード57がブレークダウンし、バーティカルNPNトランジスタ58がターンオンする。従って、大部分のサージ電流はトランジスタ58を介してダイオード86を通って出力端子へ流れるので、出力端子においてもサージ耐量を向上することができる。

【0035】-第2実施例-

図5は、本発明による半導体保護装置の第2実施例を示す断面図である。図5では半導体保護装置を単独で描いているが、本実施例も図1および図2で示される入力保護回路および半導体回路に一体に設けられている。

【0036】図5において、N型半導体基板11の表面にはP型ウェル領域62が形成され、P型ウェル領域62の表面には、所定距離を置いて高濃度N型拡散領域63と高濃度P型拡散領域(Pウェル領域コンタクト領域)64とが形成されている。これら高濃度N型拡散領域63および高濃度P型拡散領域64は共に接地端子Vssに接続されている。そして、高濃度N型拡散領域63、P型ウェル領域62およびN型基板11により、これらをそれぞれエミッタ、ベースおよびコレクタとするバーティカルNPNトランジスタ69が形成されている。

【0037】トランジスタ69のベースと接地端子VssとはP型ウェル領域62中の寄生抵抗Rを介して接続されている。この寄生抵抗はベース抵抗であり、バーティカルNPNトランジスタ69をターンオンしやすくするために意図的に設けられている。

【0038】N型半導体基板11とP型ウェル領域62との間には、これらの表面にまたがる様に高濃度のP型拡散領域65が形成されている。さらにN型基板11に接する高濃度P型拡散領域65の底部もしくは側部には高濃度N型拡散領域66が形成されており、これら高濃度P型拡散領域65と高濃度N型拡散領域66とでツェナーダイオード68が構成されている。なお、基板11はその表面に形成された高濃度N型拡散領域67を介して電源端子Vpoに接続されている。

【0039】図5の半導体保護装置の断面構造は図1および図2の半導体保護装置と異なるが、等価回路、保護動作および効果は同一である。

【0040】なお、本発明の半導体保護装置は、その細部が上述の各実施例に限定されず、種々の変形が可能である。一例として、上述の各実施例はP型ウェル領域を有するN型半導体基板についてのものであったが、N型ウェル領域を有するP型半導体基板を用いても、各拡散領域の不純物の導電型を逆にし、電圧の極性を逆にすることで同様の効果が得られる。

【0041】さらに、本発明の半導体保護装置は入出力回路を問わず全ての回路に対する保護装置として機能す

ることができるので、例えば同一基板上に各種の素子を 形成した一つのLSI上に本発明の半導体保護装置を最 低一つ設けるだけでもよい。また、上述した実施例では 第1の保護回路として2個のダイオード(プルアップダ イオードおよびプルダウンダイオード)が用いられてい たが、他の素子からなる保護回路を用いていても同一の 効果が得られることは言うまでもない。

[0042]

【発明の効果】以上詳細に説明したように本発明によれば、外部端子への異常電圧の印加に対して、これに起因する電流の大部分を第2の保護回路を介して流出させることができるので、CMOSトランジスタおよびその寄生素子へのサージ電流の集中的な流入を防ぎ、半導体回路自体の破壊を防止することができる。そのためESD等のサージに対する破壊耐量の向上を計ることができる。

【図面の簡単な説明】

【図1】本発明の第1実施例である半導体保護装置が適 用された半導体装置を示す断面図である。

【図2】図1に連続する図である。

【図3】図1および図2の半導体装置の等価回路を示す 図である。

【図4】第1実施例の変形例を示す等価回路図である。

【図5】本発明の第2実施例である半導体保護装置を示す断面図である。

【図6】従来の半導体保護装置の一例が適用された半導

体装置を示す断面図である。

【図7】図6の半導体装置の等価回路図である。

【図8】従来の半導体装置の他の例が適用された半導体 装置を示す断面図である。

10

【図9】図8の半導体装置の等価回路図である。

【符号の説明】

Voo 電源端子

Vss 接地端子

11 N型半導体基板

10 17、18 ダイオード

20 NMOSFET

21 P型ウェル領域

27 寄生横型NPNトランジスタ

28 寄生縦型NPNトランジスタ

29 寄生ダイオード

30 PMOSFET

36 寄生横型PNPトランジスタ

40 寄生ダイオード

52 P型ウェル領域

20 53 高濃度N型拡散領域

54 高濃度P型拡散領域


55 高濃度N型拡散領域

56 高濃度P型拡散領域


57 ツェナーダイオード

58 バーティカルNPNトランジスタ


【図1】




【図2】




【図3】



【図4】





CLIPPEDIMAGE= JP405090520A

PAT-NO: JP405090520A

DOCUMENT-IDENTIFIER: JP 05090520 A

TITLE: SEMICONDUCTOR PROTECTIVE DEVICE

PUBN-DATE: April 9, 1993

INVENTOR-INFORMATION:

NAME

MURAKAMI, KOICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NISSAN MOTOR CO LTD

N/A

APPL-NO: JP03274614

APPL-DATE: September 26, 1991

INT-CL (IPC): H01L027/092; H01L027/06

US-CL-CURRENT: 257/546

ABSTRACT:

PURPOSE: To improve breakdown strength against surges such as ESD, by a method

wherein a greater part of a current caused by applying an abnormal voltage to

an external terminal is made to flow out via a second protective circuit, and a

concentrative surge current is prevented from flowing into a CMOS transistor

and a parasitic element.

CONSTITUTION: When an abnormal voltage like a surge voltage is applied across

an external terminal and a power supply terminal or across the external

terminal and a ground terminal, a diode 57 which is formed between the power

supply terminal VDD and the ground terminal V<SB>ss</SB> and composed of a

second and a third regions is broken down before a parasitic element which is

formed in a CMOS transistor. A current flows into a first region 52 via the

diode 57, and a vertical type bipolar transistor 58 whose base is constituted

of the first region 52 turns on. Hence the greater part of a current caused by

01/22/2002, EAST Version: 1.02.0008

the abnormal voltage is made to flow out without passing the CMOS transistor.

COPYRIGHT: (C) 1993, JPO&Japio